Fälteffekttransistorn, FET
streck2.gif (3,1 Kb)


Fälteffekttransistorn används både inom digitalteknik och inom
analogteknik. I integrerade digitala kretsar utnyttjas möjligheten
att integrera många transistotrer till låg kostnad. Den största
nackdelen är dess begränsade spänningsförstärkning.
FET tillverkas i två olika tekniker - JFET (junction field effekt transistor)
och MOSFET (metal-oxide-semiconduktor field effekt transistor).
MOSFET tillverkas i många olika undergrupper; ex.vis NMOS, PMOS,
CMOS, VMOS etc, där CMOS har mött de största framgångarna.
Den väsentliga skillnaden mellan JFET och MOSFET är att MOSFET:s
metalliska styre (G) är elektriskt isolerat från kristallen med ett
oxidskikt.

fet1.gif (34 Kb)


Ström kan gå mellan de två p-dopade pmrådena om en negativ
potential ansluts till styret (G). Med denna negativa potential attraheras
hål till området mellan de två p-kristallerna så att en förbindelse
uppkommer.

fet2.gif (19 Kb)


JFET
J:et i beteckningen för denna typ av fälteffekttransistor brukar oftast
utelämnas. Vi kommer dörför att i fortsättningen använda
beteckningen FET.

En FET är i princip uppbygd
enligt figuren till höger.
Den består av i regel en n-
dopad kanal omgiven av två
p-dopade områden.
Anslutningselektroderna kallas
"Source" (S), "Drain" (D) och
"Gate" (G) eller "styre".
Benämningarna emitter för
source och kollektor för drain
förekommer ibland.
fet3.gif (8 Kb)
Styret G2 brukar vara förbunden med source (S), men i den följande
funktionsbeskrivningen förbinder vi G1 och G2. Funktionen kommer
därvidlag inte att ändras.

fet4.gif (13 Kb)


Funktion:
Om styret (G) förbinds med source (S) och en spänning läggs mellan
drain (D) och source (S), kommer strömmen till en början att enbart
bero av den pålagda spänningen och kristallens resistivitet.
kollektorströmmen stiger till en början linjärt med den pålagda
spänningen (FET:en fungerar som en resistans). Men vid ett visst
värde på UDS kommer strömmen att nå ett mättnadsvärde IDSS.

fet5.gif (9 Kb)

Lägger man en negativ förspänning UGS mellan gate och source,
kommer pn-övergången mellan styret och kanalen att vara förspänd
i backriktningen. I gränsområdet finns då inga laddningsbärare och
kanalen blir därför "smalare". Mindre ström kommer att gå genom
kanalen.

fet5.gif (9 Kb)

Gränsområdet kan göras "bredare" och kanalen därmed "smalare" om
den nagativa gate-sourcespänningen görs mera negativ. Till slut
uppnås ett tillstånd då kanalen spärras helt och ingen ström kan
gå genom den - fättransistorn är strypt. Den negativa förspänning
som erfordras för att strypa transistorn kallas "pich-off-spänningen"
och tecknas UP.

fet6.gif (13 Kb)

"Pinch-off-spänningen" UP kallas ibland "Gate-Source Cutoff Voltage"
och tecknas VGS(off).
[Startsidan]


Streck

All contents copyright © 1999 M.V. All rights reserved
Revised: 1 Jan 2001